Für einfache, kostengünstige Anwendungen sind einseitige Leiterplatten die richtige Wahl; doppelseitige Leiterplatten eignen sich für mittlere Komplexität und Budgetbeschränkungen; und mehrschichtige Leiterplatten sind für hochdichte, schnelle oder geräuschempfindliche Designs unerlässlich. Diese drei PCB-Typen stellen einen Fortschritt in der Herstellungskomplexität, -fähigkeit und -kosten dar – jeder mit einer klar definierten Reihe von Anwendungen, bei denen er das beste Ergebnis liefert. Ein einseitiges Board, das kostet 0,50 $ für die Produktion ist die richtige technische und kommerzielle Entscheidung für einen einfachen LED-Controller; Dieselbe Platine wäre ein unpraktischer Ausgangspunkt für ein 5G-Modem. Das Verständnis der strukturellen, elektrischen und fertigungstechnischen Unterschiede zwischen diesen drei Kategorien ist die Grundlage für fundierte PCB-Entscheidungen bereits in der frühesten Entwurfsphase.
Eine Leiterplatte ist eine laminierte Struktur aus leitenden Kupferschichten, die durch isolierendes Substratmaterial – am häufigsten FR4-Glas-Epoxid-Laminat – getrennt sind. Die Anzahl der Kupferschichten bestimmt, wie viele unabhängige Routing-Kanäle innerhalb der Platine vorhanden sind, was wiederum die Routing-Dichte, die Signalintegrität, die Qualität der Stromverteilung und die Leistung der elektromagnetischen Verträglichkeit (EMV) bestimmt.
Die drei grundlegenden Schichtkonfigurationen stellen jeweils eine unterschiedliche technische Fähigkeitsebene dar:
Alle drei PCB-Typen nutzen die gleichen Basissubstratoptionen, allerdings wird die Materialauswahl mit zunehmender Lagenzahl immer wichtiger. FR4 (glasverstärktes Epoxidharz, Tg 130–170 °C) ist der Standard für die meisten kommerziellen und industriellen Anwendungen. Hochfrequenzdesigns oben 1 GHz erfordern zunehmend verlustarme Laminate wie Rogers 4003C (Dielektrizitätskonstante εr = 3,55, Verlustfaktor 0,0027) oder Isola IS680, um die Signalintegrität über mehrere Schichten hinweg aufrechtzuerhalten – eine Überlegung, die bei den meisten einseitigen Anwendungen nicht erforderlich ist.
Bei einer einseitigen Leiterplatte ist eine Schicht Kupferfolie auf einer Seite des isolierenden Substrats befestigt. Komponenten werden typischerweise auf der Kupferseite montiert (bei Durchgangslochkomponenten verlaufen Anschlussdrähte durch die Platine und werden auf der Kupferseite gelötet) oder auf der Seite des blanken Substrats, wobei SMD-Komponenten auf der gegenüberliegenden Seite auf Kupferpads gelötet werden.
Einseitige Platinen werden durch einen unkomplizierten subtraktiven Prozess hergestellt: Ein kupferkaschiertes Substrat wird mit Fotolack beschichtet, durch einen Schaltkreismusterfilm belichtet, entwickelt und geätzt, um unerwünschtes Kupfer zu entfernen. Das Fehlen einer Durchkontaktierung, Laminierung der Innenschicht und mehrerer Ausrichtungsvorgänge macht einseitige Leiterplatten zum am einfachsten und kostengünstigsten herzustellenden Leiterplattentyp.
In der Großserienfertigung (100.000 Stück) kann eine standardmäßige einseitige FR4-Platte im Format 100 × 80 mm hergestellt werden 0,10–0,50 $ pro Einheit . Dieser Kostenvorteil ist für Unterhaltungselektronik mit engen Stücklistenvorgaben von Bedeutung.
Die grundlegende Einschränkung des einseitigen Designs besteht darin, dass sich Leiterbahnen ohne Überbrückungsdraht oder Null-Ohm-Widerstand nicht kreuzen können – es gibt keine zweite Schicht, die über eine bestehende Leiterbahn geführt werden kann. Dies begrenzt die Schaltungskomplexität auf Designs, bei denen alle Verbindungen in einer kreuzungsfreien planaren Konfiguration geführt werden können. Praktische Obergrenzen für einseitige Designs sind typischerweise:
Einseitige Leiterplatten werden weiterhin in großen Mengen für eine Reihe etablierter Anwendungen hergestellt:
Eine doppelseitige Leiterplatte fügt eine zweite Kupferschicht auf der gegenüberliegenden Seite des Substrats hinzu und verbindet die beiden Schichten durch durchkontaktierte Löcher (PTH) – mit Kupfer ausgekleidete Bohrlöcher, die elektrische Verbindungen zwischen der oberen und unteren Kupferschicht herstellen. Diese einzige Ergänzung verändert den dem Ingenieur zur Verfügung stehenden Gestaltungsspielraum grundlegend.
PTH-Durchkontaktierungen werden durch die gesamte Platinendicke gebohrt und anschließend mit Kupfer auf eine Wandstärke von galvanisch beschichtet Mindestens 25 µm gemäß IPC-6012 Klasse 2 (Standard kommerziell) oder Mindestens 20 µm pro Klasse 1. Die Beschichtung stellt eine zuverlässige elektrische und mechanische Verbindung zwischen den Schichten her. Über Bohrerdurchmesser in der Standard-Doppelseitenfertigung reichen von 0,2 mm bis 6,3 mm , mit fertigen Lochgrößen, die 0,1–0,15 mm kleiner sind als der Bohrerdurchmesser nach der Galvanisierung.
Durch die Hinzufügung der PTH-Herstellung werden chemische Kupferabscheidung, Galvanisierung und zusätzliche Inspektionsschritte zum Herstellungsprozess hinzugefügt, wodurch sich die Stückkosten um etwa 20 % erhöhen 30–60 % gegenüber einseitig bei gleicher Platinengröße und gleichem Volumen, bietet aber etwa die doppelte Routing-Kapazität.
Mehrschichtige Leiterplatten erreichen Fähigkeiten, die ein- oder doppelseitigen Designs grundsätzlich nicht zugänglich sind – nicht nur durch zusätzliche Routing-Kapazität, sondern durch qualitativ unterschiedliche elektrische Leistung, die durch interne Masseebenen, Stromversorgungsebenen und kontrollierte Differenzialpaar-Routing in einer abgeschirmten Umgebung ermöglicht wird.
Die Mehrschichtfertigung beginnt mit einzelnen doppelseitigen Innenschichtkernen, die jeweils wie eine eigenständige doppelseitige Platine verarbeitet werden (Bild, Ätzung, Prüfung). Anschließend werden die Innenschichten mithilfe von Präzisionsregistrierungsstiften ausgerichtet und zusammen mit Prepreg-Verbindungsschichten (vorimprägniertes Glasfaser-Epoxidharz) in einer beheizten hydraulischen Presse laminiert 170–200 °C und 250–400 psi . Nach der Laminierung werden die Außenschichten bearbeitet, durch Bohren und PTH-Beschichtung werden alle Schichten verbunden und fertig ist die Platte.
Typischerweise ist die Genauigkeit der Schicht-zu-Schicht-Registrierung bei der Herstellung hochwertiger Mehrschichten erforderlich ±75–100 µm Stellen Sie dabei sicher, dass die Bohrstellen der Durchkontaktierungen mit den Kupferpads auf allen internen Schichten übereinstimmen. Durch die fortschrittliche Fertigung mit lasergebohrten Mikrovias wird eine Registrierung im Inneren erreicht ±25 µm für HDI-Boards (High Density Interconnect).
Die Verwendung interner Schichten für Strom- und Erdungsebenen aus massivem Kupfer bietet drei entscheidende Vorteile, die in zweischichtigen Designs nicht reproduziert werden können:
Die Anordnung der Signal-, Leistungs- und Erdungsschichten innerhalb eines mehrschichtigen Aufbaus bestimmt die elektrische Leistung der Platine. Ein schlechtes Aufbaudesign macht die Vorteile zusätzlicher Schichten zunichte. Ein gutes Stapeldesign maximiert die Signalintegrität und die PDN-Leistung bei minimaler Schichtanzahl.
| Anzahl der Ebenen | Schicht 1 | Schicht 2 | Schicht 3 | Schicht 4 | Schichten 5–N |
|---|---|---|---|---|---|
| 4-lagig | Signal (oben) | Grundebene | Motorflugzeug | Signal (unten) | — |
| 6-lagig | Signal (oben) | Grundebene | Signal (innen) | Motorflugzeug | Grundebene / Signal (bottom) |
| 8-lagig | Signal (oben) | Grundebene | Signal (inneres 1) | Motorflugzeug | Masse / Signal / Leistung / Signal (unten) |
Standardmäßige Durchgangslöcher in Mehrschichtplatinen verbrauchen Pad- und Anti-Pad-Platz auf jeder Schicht, durch die sie verlaufen, auch auf Schichten, die sie nicht verbinden. In High-Density-Designs mit Fine-Pitch-BGA-Komponenten ( 0,4–0,5 mm Steigung ), beanspruchen Durchgangslöcher zu viel Routing-Platz. Blind Vias (die nur die äußeren mit den inneren Schichten verbinden) und vergrabene Vias (die die inneren Schichten verbinden, ohne die äußere Oberfläche zu erreichen) ermöglichen ein Fan-out-Routing unter BGAs, das mit Durchgangslöchern nicht möglich ist. Diese Technologien ergänzen 30–80 % der Herstellungskosten sind aber für modernes Prozessor- und Speicherrouting mit hoher Dichte unerlässlich.
| Parameter | Einseitige Leiterplatte | Doppelseitige Leiterplatte | Mehrschichtige Leiterplatte |
|---|---|---|---|
| Kupferschichten | 1 | 2 | 4–50 |
| Routing-Dichte | Niedrig | Mäßig | Hoch bis sehr hoch |
| Kontrollierte Impedanz | Nicht praktikabel | Begrenzt (<200 MHz) | Volle Unterstützung (GHz-Bereich) |
| Dedizierte Strom-/Masseebenen | Nein | Teilweise | Ja (vollständige interne Ebenen) |
| EMI-Leistung | Arm | Mäßig | Gut bis ausgezeichnet |
| Relative Herstellungskosten | 1× (Grundlinie) | 1,3–1,6× | 2×–8× (4 bis 12 Schichten) |
| Designkomplexität unterstützt | Einfache Schaltungen | Mäßig complexity | Hohe Geschwindigkeit, dichtes Mixed-Signal |
| Lieferzeit (Prototyp) | 24–48 Stunden | 24–72 Stunden | 3–7 Tage (4L); 5–14 Tage (8L) |
Der Entscheidungsrahmen für die Auswahl des PCB-Typs sollte eine Reihe von Designbeschränkungen in der Reihenfolge ihrer Priorität berücksichtigen. Eine Kostenoptimierung ist erst dann sinnvoll, wenn bestätigt wurde, dass die funktionalen Anforderungen erfüllt sind. Die Auswahl einer einseitigen Platine, um Kosten zu sparen, und dann festzustellen, dass das Routing unmöglich ist, verschwendet mehr Zeit und Geld als die anfängliche Ersparnis.
Ein häufiges Missverständnis besteht darin, dass die Wahl einer geringeren Anzahl von Schichten immer die Gesamtkosten des Projekts senkt. In der Praxis übersteigen die zusätzliche Entwicklungszeit, die für das Routing eines dichten Designs auf zu wenigen Schichten aufgewendet wird, die Vergrößerung der Platinenfläche, die zur Lösung von Routing-Konflikten erforderlich ist, und die Kosten für erneute EMV-Tests aufgrund eines fehlgeschlagenen Zertifizierungslaufs häufig die Differenz der Herstellungskosten zwischen einer 2-lagigen und einer 4-lagigen Platine. Eine 4-Lagen-Platine kostet bei Prototypenmengen etwa 2–2,5-mal mehr als eine 2-Lagen-Platine – oft ein Unterschied von 30 bis 80 US-Dollar pro Platine – aber die Vermeidung eines EMV-Testzyklus spart 5.000 bis 20.000 US-Dollar an Laborgebühren und Entwicklungszeit.
Das Verständnis der minimalen Strukturgrößen, die auf jedem PCB-Typ erreichbar sind, hilft Designern dabei, die Angabe von Abmessungen zu vermeiden, die die Möglichkeiten des Herstellers ihrer Wahl überschreiten – eine häufige Ursache für Verzögerungen bei Prototypen und unerwartete Kostensteigerungen.
| Designparameter | Einseitige Leiterplatte | Doppelseitige Leiterplatte | Mehrschichtige Leiterplatte (std.) | Mehrschichtiges HDI |
|---|---|---|---|---|
| Min. Spurbreite | 0,20 mm | 0,15 mm | 0,10 mm | 0,075 mm |
| Min. Spurabstand | 0,20 mm | 0,15 mm | 0,10 mm | 0,075 mm |
| Min. Bohrerdurchmesser | 0,80 mm (NPTH) | 0,20 mm | 0,20 mm | 0,10 mm (laser) |
| Min. ringförmiger Ring | N/A | 0,15 mm | 0,10 mm | 0,05 mm |
| Seitenverhältnis (Übung) | N/A | Bis zu 8:1 | Bis zu 10:1 | Bis zu 1:1 (blind) |
Überprüfen Sie immer die spezifischen Designregeln mit dem Hersteller Ihrer Wahl, bevor Sie das Layout fertigstellen. Die Fähigkeiten der Hersteller variieren, und die Konstruktion auf die oben genannten absoluten Mindestwerte ohne Bestätigung erhöht das Risiko von Ertragsproblemen und damit verbundenen Kosteneinbußen. Ein praktischer Ansatz besteht darin, 130–150 % der vom Hersteller angegebenen Mindestwerte anzustreben für unkritische Spuren und Leerzeichen, wobei Mindestregelfunktionen nur für Bereiche reserviert werden, in denen sie wirklich notwendig sind.